IOTL - Interaktives Online Tool für die Lehre

Herzlich willkommen auf unserer interaktiven Lernplattform für das FPGA-Labor im WS2025/2026!

Diese Plattform soll den erfolgreichen Einsteig in die Welt der Hardwarebeschreibungssprachen ermöglichen. Alle LaborteilnehmerInnen müssen die gestellten Aufgaben bis zum Stichtag am 31.01.2026 erfolgreich gelöst haben. Auf den hier erlernten Inhalten wird während der weiteren Laborversuche und insbesondere während des Seminars aufgebaut. Wir wünschen viel Erfolg bei den ersten Schritten mit VHDL!

Hinweis: Einige Aufgaben ermöglichen den Download des eingegebenen VHDL Codes zweckes Wiederverwendbarkeit bei späteren Aufgaben.

Detaillierte Infos zur Veranstaltung findest du auf unserer Website.